PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-287071

(43) Date of publication of application: 12.12.1987

(51)Int.Cl.

C23C 14/34

H01L 21/203 H01L 21/285 H01L 21/31

(21)Application number : 61-131188

(71)Applicant: OMI TADAHIRO

(22) Date of filing:


06.06.1986

(72)Inventor: OMI TADAHIRO

(54) SEMICONDUCTOR PRODUCING APPARATUS

(57) Abstract:

PURPOSE: To obtain a high quality film at a high deposition rate without damaging a substrate by placing a high frequency power source and an exhaust unit and making it possible to apply DC bias to at least one of electrodes acting as a susceptor and a target. CONSTITUTION: This semiconductor producing apparatus for depositing a thin film on the surface of a semiconductor substrate 103 is provided with a high frequency power source, an exhaust unit, a susceptor 104 and a target 101 made of a thin film forming material. The susceptor 104 is placed so as to hold the substrate 103 in the apparatus and desired DC bias is applied to the susceptor 104 and/or the target 101.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑲ 日本国特許庁(JP)

10 特許出願公告

學特 許 公 報(B2)

平3-59986

1 (a) 1 (b) 1 (c) 1 (c

識別配号

庁内整理番号

❷❸公告 平成3年(1991)9月12日

9046-4K

発明の数 4 (全11頁)

会発明の名称

薄膜の形成装置および形成方法

220出

劉特 頤 昭61−131188

❸公 開 昭62-287071

❷昭62(1987)12月12日

¹ 砂発明者 大見

忠弘

宮城県仙台市米ケ袋2-1-17-301

切出 願 人 大 見 忠 弘

宮城県仙台市青葉区米ケ袋2-1-17-301

20代 理 人 弁理士 福森 久夫

外1名

顧 昭61(1986)6月6日

切出 願 人 三菱商事株式会社

東京都千代田区丸の内2丁目6番3号

19代 埋 人 弁理士 福森 久夫

審查官鈴木正紀

每参考文献 特開 昭60-2663 (JP, A)

【特許請求の範囲】

- 1 基板表面に薄膜を堆積させる方法において、 前記基板を装置内にて保持するサセプタと、ター ゲツト電極との少なくとも一方に、発振周波数が 100MHz以上の高周波電源とともに所望の直流バ イアスを印加しつつ薄膜を堆積させることを特徴 とする薄膜の形成方法。
- 2 基板表面に薄膜を堆積させる方法において、 前記基板を装置内にて保持するサセプタと、ター ゲツト電極の両方に、それぞれ独立に、高周波電 源とともに所望の直流バイアスを印加しつつ薄膜 を堆積させることを特徴とする薄膜の形成方法。
- 3 前記高周波電源の発振周波数が100MHz以上 である特許請求範囲第2項に記載の薄膜の形成方 法。
- 4 基板表面への照射イオンのエネルギーが、形成しようとする薄膜の正しい結晶サイトにおける原子の結合エネルギーとほぼ同じエネルギーとなるように、サセプタに印加する直流バイアスを調整して成膜を行う特許請求の範囲第1項に記載の薄膜の形成方法。
- 5 基板表面への照射イオンのエネルギーが、形成しようとする薄膜の正しい結晶サイトにおける原子の結合エネルギーとほぼ同じエネルギーとなるように、サセプタに印加する直流バイアスを調

整して成膜を行う特許請求の範囲第2項又は第3項のいずれかに記載の薄膜の形成方法。

- 6 成膜初期にはサセプタへ印加する直流バイアスを0とし、所定量の膜厚に形成後、サセプタへ直流バイアスを印加してスパツタを行う特許請求の範囲第1項又は第4項のいずれかに記載の薄膜の形成方法。
- 7 成膜初期にはサセプタへ印加する直流バイアスを0とし、所定量の膜厚に形成後、サセプタへ直流バイアスを印加してスパツタを行う特許請求の範囲第2項、第3項又は第5項のいずれかに記載の薄膜の形成方法。
- 8 放電空間に磁界を重畳して成膜を行う特許請求の範囲第1項、第4項又は第6項のいずれかに 記載の薄膜の形成方法。
- 9 放電空間に磁界を重畳して成膜を行う特許請求の範囲第2項、第3項、第5項又は第7項のいずれかに記載の薄膜の形成方法。
- 10 磁界を走査しつつ成膜を行う特許請求の範囲第8項に記載の薄膜の形成方法。
- 11 磁界を走査しつつ成膜を行う特許請求の範囲第9項に記載の薄膜の形成方法。
- 12 基板表面に薄膜を堆積させる装置に於て、 発振周波数100MHz以上を供給し得る高周波電源 と排気ユニツトを備え、且つ、前記基板を装置内

にて保持するサセプタと、ターゲツト電極との少 なくとも一方に、所望の直流バイアスを印加する 手段とを有していることを特徴とする薄膜の形成 装置。

- 13 基板表面に薄膜を堆積させる装置に於て、 高周波電源と排気ユニツトを備え、且つ、前記基 板を装置内にて保持するサセプタと、ターゲツト 電極との両方に、それぞれ独立に所望の直流バイ アスを印加できるようにしたことを特徴とする薄 膜の形成装置。
- 14 前記髙周波電源の発振周波数が100MHz以 上である特許請求範囲第13項に記載の薄膜の形
- 15 放電空間に磁界を重畳するための手段を設 けた特許請求の範囲第12項に記載の薄膜の形成
- 16 放電空間に磁界を重畳するための手段を設 けた特許請求の範囲第13項又は第14項のいず れかに記載の薄膜の形成装置。
- 17 磁界を重畳するための手段を走査可能とし た特許請求の範囲第15項に記載の薄膜の形成装 置。
- 18 磁界を重畳するための手段を走査可能とし た特許請求の範囲第16項に記載の薄膜の形成装 置。

【発明の詳細な説明】

[産業上の利用分野]

本発明は薄膜の形成装置および形成方法に係 り、特に高品質な薄膜を高速度で堆積できるバイ アス・スパツタ装置および方法に関するものであ る。

[従来技術とその課題]

現在、集積回路の配線材料の薄膜形成にはスパ ツタ法が広く用いられている。スパツタ法とは真 空容器内にArガスを導入し、ターゲツト材料を 取り付けたカソードに直流または高周波電力を加 えてグロー放電を発生させ成膜を行う方法であ る。グロー放電の結果、ターゲツト表面はプラズ マに対し負にバイアス(これを自己バイアスと呼 ぶ) されるが、このバイアス電圧によつて加速さ れたArイオンがターゲツト表面にぶつかつてタ ーゲツト材料をスパツタエツチングする。こうし てエツチングされた材料粒子は、対向して設置さ れたウエーハ上に堆積して成膜が行われる。これ

に対し、ターゲツトだけではなく、ウエーハを取 りつけるサセプタ自身にも高周波電力を加え、ウ エーハ表面に膜の堆積を行うとともに、ウエーハ 表面に形成された自己バイアスによつてスパツタ 05 エツチングを同時に行うようにしたものが髙周波 バイアス・スパツタと呼ばれる方法である。第5 図に従来用いられている代表的なバイアス・スパ ツタ装置の断面構造の模式図を示す。501は例 えばAlやSiO。のターゲツトであり、502はタ

10 ーゲツトをとりつけてあるターゲツト電極であ る。また503,504はそれぞれ半導体ウエー ハ及びサセプタの電極である。ターゲツト電極5 02及びサセプタ電極504にはそれぞれ整合回 路を介して高周波電力が供給されており、真空容 15 器505はアースされている。ここで高周波電源

(RF電源) は、発振周波数13.56MHzのものを用 いるのが普通である。なお、実際の装置では、以 上に述べた以外に、真空用の排気ユニツトやガス の導入口、その他ウエーハの出し入れのための機 20 構が設けられているが本図では簡単のために省略 してある。

半導体ウエーハ503及びサセプタ504表面 は、サセプタに加えられたRF電力のためにプラ ズマに対し負の自己バイアスがかかり、この電界 25 で加速されたArイオンがぶつかるため、堆積膜

の一部が再びスパツタされる。本方法を用いる と、機械的強度の優れた薄膜が得られる。また段 差部に形成された膜がスパツタされやすいという 性質を利用して表面形状の平坦な膜を形成できる 30 という特徴ももつている。しかし、膜の堆積と同

時にエツチングを行うため、成膜速度が著しく小 さいという問題がある。さらに半導体ウエーハに 自己バイアスで加速されたArイオンが衝突する ため、下地に損傷を与え素子の特性を劣化させる

35 という半導体集積回路製造上重大な問題を生じて いる。これらの問題が、バイアス・スパツタ装置 を実用化する上で大きな障害となつていた。

「発明の目的〕

本発明は以上の点に鑑みなされたものであり、 40 高品質の薄膜を十分に大きな成膜速度で、しかも 下地基板に損傷を与えることなく形成できる薄膜 の形成装置および形成方法を提供することを目的 とするものである。

[課題を解決するための手段]

本発明の第1の要旨は、基板表面に薄膜を堆積させる方法において、前記基板を装置内にて保持するサセプタと、ターゲツト電極との少なくとも一方に、発振周波数が100MHz以上の高周波電源とともに所望の直流バイアスを印加しつつ薄膜を堆積させることを特徴とする。

本発明の第2の要旨は、基板表面に薄膜を堆積させる方法において、前記基板を装置内にて保持するサセプタと、ターゲツト電極の両方に、それぞれ独立に、高周波電源とともに所望の直流バイアスを印加しつつ薄膜を堆積させることを特徴とする。

本発明の第3の要旨は、基板表面に薄膜を堆積させる装置に於て、発振周波数100MHz以上を供給し得る高周波電源と排気ユニツトを備え、且つ、前記基板を装置内にて保持するサセプタと、ターゲツト電極との少なくとも一方に、所望の直流バイアスを印加する手段とを有していることを特徴とする。

本発明の第4の要旨は、基板表面に薄膜を堆積させる装置に於て、高周波電源と排気ユニツトを備え、且つ、前記基板を装置内にて保持するサセプタと、ターゲツト電極との両方に、それぞれ独立に所望の直流バイアスを印加できるようにしたことを特徴とする。

[実施例]

以下図面を用いて本発明の実施例を説明する。 なお、当然のことではあるが、本発明の範囲は 以下の実施例により限定されるものではない。

第1図は、本発明の第1の実施例であるA1等の導電性材料のバイアス・スパツタ装置を示す模式図である。101は例えばA1のターゲツトであり、ターゲツト電極102上に取り付けられている。ターゲツト電極には従来例(第5図)と同様に整合回路を介して高周波電力が加えられているが、その周波数は13.56MHzに替つて例えば100MHzのものが用いられている。更にターゲツト電極は高周波をカツトするフイルターを通しコンウエーハ103及びサセプタ104はコンデンサ104′によつて高周波的に接地され、且つ高周波フイルタを介して直流電源107につながれている。真空容器105はアースにつながれている。また108はマグネトロン放電のための永久

磁石である。さらに装置には、真空容器を真空に引く排気ユニットや、ガスを導入する機構、さらにウエーハを出し入れする機構が設けられているが、ここには詳しく描かれていない。

最初に、高周波パイアス・スパツタリングにおいて成膜速度を大きくするための基本的な考え方を明らかにする。次に本発明によつて、いかにして成膜速度を大きくすることに成功し、且つ半導体基板への損傷を極限にまで小さくできたかについて説明する。

05

10 サセプタ電極 1 0 4 に直流パイアスをかけない 場合、即ち通常のスパツタリングによる成膜速度 は基本的に次式で表される。

成膜速度=Alim·Y···()

ここでlionはターゲットに流れ込むイオン電流 でありプラズマのイオン密度に比例している。 15 Y。はArイオンによるAlのスパッタ率で、第2図 aに示したように入射Arイオンの運動エネルギ -のみによつて決まる量であることが分る。ただ し、このデータはAI表面が清浄な状態、すなわ ちAl2O3等の絶縁膜が存在しない状態の時にだけ 正しい。尚、同図のデータは、Lacereid and 20 Wehnerのデータ (⊕印で示す) 及びWeijsenfeld のデータ(●印で示す)を同じグラフにまとめ直 したものであるが、よく一つの直線にのつている ことが分る。fはスパッタされたAI原子がウエ ーハ上まで飛んで来る確率であり 1 次近似とし 25

f=B(1-C(L/λ)) ···(2) で表されると考えられる。ここでB, Cは定数である。 λはガス分子の平均自由工程であり、λが電極間間隔しにくらべて十分大きい(λ≫L)とき第2項は無視できてf=B(定数)となり装置の構造だけで決まる量となる。式(2)のλは本来はスパッタされる原子の平均自由工程を取るべきであるが、スパッタ原子が衝突散乱される相手は殆どすべてガス分子であるため、その平均自由工程を取つている。逆にλ≤Lとなると、スパッタされたAlはウエーハに到着するまでにArの中性分子等との衝突により散乱され、それだけウェーハ

λ∞P(ガスの圧力) なので結局(2)式は f=B(1-C'P), C'=定数(3)

への到達確率が小さくなる。

と表され、Pを小さくする程fを大きくできるこ

30

40

とが分かる。結局(1)式で表される成膜速度を大きくするには、 I_{ipo} , Y_{s} , f のそれぞれを大きくしなければならない。即ちそれぞれに対応して、

- プラズマの高密度化
- Arイオンのターゲツト上への加速電圧の増大
- ガス圧力の低圧化 の3つの要件を達成する必要がある。

さて(1)式に基く考え方が正しいことを実験データを参照しながら次に示す。第2図bは成膜速度/ I_{ipo} で定義される成膜係数 (η) を V_i の関数としてプロツトしたものである。今、圧力は一定だから(1)式より

 $\eta \propto Y_s$ 、即ち、 $\eta \propto |V_1 - V_{th}|$ となるが、同図は正しくその結果を示している。ただし、 V_{th} はAlがArイオンによりスパツタされ始める電圧(\leftrightarrows 50V)である。RF電力の変化はプラズマ密度を変化させるが、 η は I_{ipo} で規格化された値であるため同図は当然のことながら電力に依存しない特性となつている。

また第 2 図 c は、 η $-V_1$ 特性が圧力 Pによつてどのように変化するかを示している。圧力が 8×10^{-3} Torrから 5×10^{-3} Torr、 3×10^{-3} Torrと減少してして行くに従つて η の増大しているのが分る。 3×10^{-3} Torrと 1×10^{-3} Torrは殆ど差がない。これは (3) 式から予想される通りである。尚 8×10^{-3} Torrにおける Arの平均自由工程は常温で約 1 cmであり、典型的な装置の大きさ(この装置の場合 3 cm)にくらべて小さく、 (2) 式の第 2 項が無視できない領域である。 3×10^{-3} Torrになると、電極間隔と Arの平均自由工程が略々等しくなり、それ以下の真空度たとえば 1×10^{-3} Torrでは成膜係数 η は飽和している。

以上の議論をもとに第1図に示した本発明の一 実施例なるバイアススパツタ装置についてその動 作原理を説明する。

第 2 図 d は放電状態における、ターゲット電極 1 0 2、サセプタ電極 1 0 4 間の電位分布の様子を模式図に示したものである。ここで V_1 , V_2 は 第 1 図における直流電源 1 0 , 1 0 6 の出力電圧であり、通常負の値を用いる。また V_p はプラズマポテンシャルである。従来技術では、 V_p + V_1 V_p + V_2 | 等の電位差は自己バイアスと呼ばれ、電極 1 0 2 , 1 0 4 や容器 1 0 5 の形

状、Arガスの圧力、高周波電力や周波数等によって変化するものであり、これらの条件の組合せで決まる値であった。従って任意の値に設定することはできなかったが本発明では V_1 , V_2 等は外

- 05 部の電源より与えているため、所望の値に任意に 決定することが可能となつた。つまり | V₁ | を 大きくすることで上記(■)の要件を満足し、ス パツタ率を大きくして成膜速度を増大させること が可能となつた。更に本発明の実施例では要件の
- 10 (■), (■)を同時に満足させるため、磁石10 8を用いてマグネトロン放電を起こし、しかも高 周波電源に100MHzの高周波を用いているため低 圧力下でも効率よくイオンを生成し、プラズマを 高密度化している。以上述べたように本発明の装
- 15 置は \blacksquare , \blacksquare , \blacksquare のすべての要件を満たすことにより膜の堆積速度を大きくすることに成功した。第 $2 \boxtimes c$ のデータでは、 $V_1 = -500 Volt$ 、 $P = 3 \times 10^{-3}$ に対し $\eta = 7$ $\& / \min$ ・mA程度であり、このときの $I_{i\infty} = 110$ mAであることから成膜速度は
- 20 770 Å / min. 程度である。ターゲットに流れ込む イオン電流密度は3.4mA / cm²である。これは、真 空容器やガスを供給する配管系からくる、H₂O の残留ガス成分によりスパッタ中にターゲットの 表面が酸化されてアルミナ (Al₂O₄) 層が形成さ
- 25 れ、スパツタ率Y_sが10%程度に落ちていたためである。こうした高真空対応の装置ではチャンバ内に流れ込むガス流量はきわめて少ない。そのため、配管系管壁からの水分の混入の割合が多くなる。純化Arの水分量は0.3ppmであるが、チャン
- 30 バでは0.5%程度になつていた。その後これらの系のベーキングを十分に行い配管系に工夫を加えることによつてほとんどの吸着ガスを取り除いた状態で成膜した結果、2000~3000Å/min.程度の成膜速度が得られている。更にV₁を大きくし
- 35 たり、高周波電力を上げてイオン密度を高くしたり、あるいは磁界強度を強くしてイオン化率を高くすることでもつと大きな速度を得ることも可能である。以上で本発明によつてスパツタリングによる成膜速度を従来にくらべて著しく増大させられることは明らかになつた。

次に、バイアス・スパツタを行つた場合に半導体基板への損傷を著しく低減できたことについて述べる。従来法では、スパツタ率増加のため V_p + V_1 | を大きくするには高周波電力やガス圧

などを変化させ自己バイアスの値を大きくするしかなかつた。この場合基板にかかる自己バイアス $V_p+\mid V_2\mid$ も連動して大きくなり、結局成膜速度を上げようと思えば、基板への損傷も増加する結果となつていた。しかるに本発明では V_1 , V_2 をともに独立に任意の値に設定できるため V_1 を大きく、且つ V_2 を適度な値に保つことにより成膜速度を大きくできると同時に基板への損傷を小さくできた訳である。

本発明のもう一つの大きな特徴は高周波電源の 周波数を従来の13.56MHzから100MHzに高くした ことである。この結果、プラズマ中のイオンの運 動エネルギ分布の幅が従来の場合 (13.56MHz) の約1/10以下にまで小さくすることができた。第 3図のデータはこの事実を物語る一例である。同 図はターゲツト電極の電流電圧特性を3つの異つ た周波数に対してとつたものである。電流値がゼ ロとなるバイアス値が自己バイアスの値に等し い。ここではターゲットに流れ込むArイオンと 電子の数が等しく、バランスしているため電流が ゼロとなるのである。バイアス値 (V₁) を自己 バイアスの値より負側に大きくしてやると正の Arイオンの電流はほとんど変化しないが、電子 に対するポテンシャルバリヤが高くなるため電子 の流入が減少しその結果電流が増加する。例えば 100MHzの特性をみると-120Vより負のバイアス 値ではイオン電流だけの一定値となつている。こ れに対し40.68MHzの特性では-400V以上にバリ ヤを高くしてはじめて電子の流入が0となつてい る。これらの結果から周波数が高い程電子のエネ ルギ分布は平均値が小さくなり且つ分布がシャー プになつていることが分る。電子はプラズマ中で Arと弾性及び非弾性衝突を繰り返した結果、あ るエネルギ分布をもつており、その分布はとりも 直さずArの原子及びイオンの運動エネルギ分布 を反映していると言える。即ち、プラズマ中のイ オン)エネルギ分布も周波数が高い程平均値、分 布の拡がりともに小さくなつていることを第3図 は示している。

このことは非常に重要である。今Arイオンの運動エネルギの平均値を E_{ipo} 、エネルギの平均値からのずれを ΔE_{ipo} と表すと、ウエーハにぶつかる際のArイオンの運動エネルギは E_{ipo} + ΔE_{ipo} +Q(V_p + V_2) となる。従つて従来の周波数

(13.56MHz)で放電させている限りV₂をいくら小さくしてもある確率で△E_{ip}の大きなArイオンが入射するため、ウエーハ表面に大きな衝撃を与える。平均運動エネルギ値から大幅にずれたエネル05 ギを持つたイオンが多数存在するため、サセプタ電極に加える電圧V₂をいくら小さくしても、ウエーハに損傷を与えるエネルギーの大きなイオンがウエーハに流れ込んでいたのである。即ちV₂を小さくするだけではウエーハへの損傷は避ける

10 ことができない。しかるに本発明の装置では、基板に入射するArイオンのE_{ipo}はその分布の幅が従来の1/10程度以下と小さくなつているため、エネルギ値にバラツキがなくほとんど同じエネルギでウエーハ表面に到達する。即ちV₂の調整によつ

15 て、ほとんどすべてのArイオンを所望の運動エネルギでウエーハ表面にぶつけることができるのである。この事実によつて、ほとんどシリコン基板に損傷を与えることなくバイアススパツタを行うことが可能になつた。その結果、従来問題とな

20 つていたようなMCSトランジスタの閾値をシフトさせたり、あるいはゲート酸化膜中の電子のトラツブ濃度を増加させ、ホツトエレクトロン注入による特性の不安定性を招く問題も解決できた。このようにしてLSIの信頼性を著しく向上させる ことができた。

ここで注意しておきたいのは従来法では、例え 周波数を高くしても同様の効果は得られないとい うことである。第3図より明らかなように、周波 数を大きくすると自己バイアス値 (I_T=0となる 30 V_T) が小さくなりスパツタ率を小さくしてしま うからである。本発明の様に、V₁を独立に制御 できてはじめて成膜速度の増大と損傷の低減が同 時に可能となつたのである。

本発明の基本的考え方をまとめると、低圧力下で可能な限り効率よくプラズマを発生させ、これらを外部より与えた十分大きな直流電界で加速し効率よくターゲツトをスパツタすると同時に、半導体基板に到着Arイオンは、そのエネルギ分布を十分狭くした上で、外部より与えた直流電圧によってそのエネルギを精度よくコントロールし、半導体ウエーハ表面に供給することにより、基板の損傷低減だけでなく形成された膜の高品質化も計るものである。

更にシリコン基板上に単結晶のA1薄膜も形成

できるようになった。即ち正しい結晶サイトに着いたA1原子とそうでない原子の結合エネルギの差に着目し、後者のみを再スパツタするよう前述のV₂を調整することにより、正しい結晶サイトにのみA1原子を積み上げて行けるからである。正常な結晶位置に存在するA1原子50eV程度以上のArイオンが衝突しなければスパツタされない。ところがランダムに表面に吸着したA1原子は、それよりも低いArイオン衝突でスパツタされてしまうのである。こうして得られたA1膜、エレクトロマイグレーションによる配線の寿命が非常に大きく、またSiとの界面で生じるスパイク現象も500℃のアニールでも生じないなど、配線材料として非常に優れた特性をもつている。

以上本発明の一実施例を述べたが、本発明は第1図の構成に限定されることはない。例えば直流電源106,107はどちらか一方を省略してももちろんかまわない。例えば自己バイアスで十分なスパツタ率が得られる場合には106を省略してもよい。また例えば基板の損傷を問題にしない場合は107を省略してもよい。

またターゲツト電極102裏面に設置した磁石108は第1図に示した構成に限ることはない。たとえば第4図の本発明の第2の実施例に示したように強力な競争路形磁石409を設置し均一性を上げるために走査を行つてもよい。この場合、例えば第4図に示したように走査系410を真空容器405の外に出しておけば反応系が機械的な動作から生じる発じんにより汚染されることが妨げて好都合である。また不必要ならば磁石108を省略しても、もちろん本発明の主旨から逸脱することはない。

またここで述べたRF周波数100MHzはあくまでの一例でありこれにこだわる必要はない。しかしここで述べたイオンのエネルギ分布を制御する目的から言えば100MHz以上の高周波を用いるのが

よいことは言うまでもない。

また基板への損傷をさらに小さくするため例えば次の様な方法をとることも可能である。例えばコンタクトホールを介してシリコン表面にAlな

- 05 どの金属を堆積させる場合、まず最初の数10Å~ 100Å程度の膜が形成される間はシリコン基板の バイアスをゼロとして再スパツタしないでつけ、 その後、バイアス・スパツタに切りかえる方式で ある。こうすればシリコン表面の出ている間は再
- 10 スパツタを行わず、表面に薄膜が形成されてから スパツタを開始するため基板シリコンへの損傷を ほとんど0とすることが可能である。

以上ターゲツトとしてはA1の場合のみを例に とつて述べたが、これに限ることはなく、例えば

15 Al-Si, Al-Si-Cu等の合金、MoSi, WSi₂, TaSi₂, TiSi₂他のシリサイド、WやMoの金属、SiO₂, Al₂O₃, Si₃N₄他の絶縁膜など、他のいかなる材料の堆積に用いてもよいことは言うまでもない。

20 [発明の効果]


本発明によれば、基板への損傷を生じることなく、大きな堆積速度で膜を形成し、しかも高品質の膜を容易に得ることが可能となつた。


【図面の簡単な説明】

- 25 第1図は本発明の第1の実施例を示す装置の模式図、第2図はポテンシャル分布を表すグラフ、第3図はターゲツトの電流電圧特性の実験データを示すグラフ、第4図は本発明の第2の実施例を示す模式図、第5図は従来例を表す模式図であ30 る。
 - 101,401,501…ターゲツト、10 2,402,502…ターゲツト電極、103, 403,503…ウエーハ、104,404,5 04…サセプタ、105,405,505…真空
- 35 容器、106、107…直流電源。

(7)

特公 平 3-59986






- 151 -

(8)

特公 平 3-59986




-- 152 --


(9)

特公 平 3-59986

第2図 (d)




第2図 (c)



(10)

寺公 平 3-59986



(11)

特公 平 3-59986

